

Enrollment No./Seat No.:

GUJARAT TECHNOLOGICAL UNIVERSITY
DIPLOMA IN ENGINEERING - SEMESTER - V EXAMINATION - SUMMER 2026

Subject Code: 4353206

Date: 25-05-2026

Subject Name: VLSI Technology

Time: 02:30 PM TO 05:00 PM

Total Marks: 70

Instructions:

1. Attempt all questions.
2. Make Suitable assumptions wherever necessary.
3. Figures to the right indicate full marks.
4. Use of simple calculators and non-programmable scientific calculators are permitted.
5. English version is authentic.

	Marks
Q.1 (a) Explain the significance of in VLSI design methodology.	03
(અ) VLSI ડિઝાઇન પદ્ધતિમાં design hierarchy સમજાવો.	૦૩
(b) Illustrate the VLSI Design Flow using a neat block diagram and explain any two steps.	04
(બ) બ્લોક ડાયાગ્રામનો ઉપયોગ કરીને VLSI ડિઝાઇન ફ્લો સમજાવો અને કોઈપણ બે STEPS સમજાવો.	૦૪
(c) Explain the structure and working of an n-channel MOSFET under different biasing conditions using energy band diagrams.	07
(ક) એનર્જી બેન્ડ ડાયાગ્રામનો ઉપયોગ કરીને વિવિધ બાયસિંગ પરિસ્થિતિઓમાં n-ચેનલ MOSFET ની રચના અને કાર્ય સમજાવો.	૦૭
OR	
(c) Analyze the effect of MOSFET scaling on threshold voltage, capacitance, and subthreshold leakage current.	07
(ક) થ્રેશોલ્ડ વોલ્ટેજ, કેપેસિટન્સ અને સબથ્રેશોલ્ડ લિકેજ કરંટ પર MOSFET સ્કેલિંગની અસરનું વિશ્લેષણ કરો.	૦૭
Q.2 (a) Compare Full Custom Design and Semi-Custom Design in VLSI.	03
(અ) ફુલ કસ્ટમ ડિઝાઇન અને સેમી-કસ્ટમ ડિઝાઇનની તુલના કરો	૦૩
(b) Explain with diagram the structure and operation of an enhancement-mode n-channel MOSFET.	04
(બ) એન્હાન્સમેન્ટ-મોડ n-ચેનલ MOSFET ની રચના અને કામગીરી આકૃતિ દ્વારા સમજાવો.	૦૪

- (c) Explain the working of a CMOS inverter with a neat circuit diagram and Voltage Transfer Characteristics (VTC). Also define noise margins. 07
- (ક) CMOS ઇન્વર્ટરનું કાર્ય એક સુઘડ સર્કિટ ડાયાગ્રામ અને વોલ્ટેજ ટ્રાન્સફર લાક્ષણિકતાઓ (VTC) સાથે સમજાવો. NOISE MARGIN વ્યાખ્યાયિત કરો. ૦૭

OR

- (a) Explain the concept of Modularity and Regularity in VLSI design. 03
- (અ) VLSI ડિઝાઇનમાં મોડ્યુલારિટી અને રેગ્યુલારિટીનો ખ્યાલ સમજાવો. ૦૩
- (b) Explain the concept of channel length modulation in a MOSFET and its impact on output characteristics. 04
- (બ) MOSFET કામગીરીમાં Gradual Channel Approximation સમજાવો. ૦૪
- (c) Compare the characteristics of resistive-load inverter, depletion-load inverter, and CMOS inverter. Provide diagrams and VTC comparison. 07
- (ક) રેઝિસ્ટિવ-લોડ ઇન્વર્ટર, ડિપ્લેશન-લોડ ઇન્વર્ટર અને CMOS ઇન્વર્ટરની લાક્ષણિકતાઓની તુલના કરો. આકૃતિઓ અને VTC સરખામણી આપો. ૦૭

Q.3 (a) Explain the structure and working principle of an n-channel MOSFET. 03

- (અ) p-ચેનલ MOSFET ની રચના અને કાર્ય સિદ્ધાંત સમજાવો. ૦૩
- (b) Explain the working of a resistive-load inverter with a neat circuit diagram and Voltage Transfer Characteristics (VTC). 04
- (બ) રેઝિસ્ટિવ-લોડ ઇન્વર્ટરનું કાર્ય સુઘડ સર્કિટ ડાયાગ્રામ અને વોલ્ટેજ ટ્રાન્સફર લાક્ષણિકતાઓ (VTC) સાથે સમજાવો. ૦૪
- (c) Design a 2-input CMOS NAND gate using MOSFETs. Explain its working with truth table and logic diagram. 07
- (ક) MOSFETs નો ઉપયોગ કરીને 2-ઇનપુટ CMOS NAND ગેટ ડિઝાઇન કરો, Truth Table & લોજિક ડાયાગ્રામ સાથે તેનું કાર્ય સમજાવો. ૦૭

OR

- (a) Differentiate between linear and saturation regions in a MOSFET. 03
- (અ) MOSFET માં Linear અને Saturation Region વચ્ચે તફાવત કરો. ૦૩

- (b) Compare CMOS and depletion-load inverters based on performance, power, and voltage levels. 04
- (બ) કામગીરી, શક્તિ અને વોલ્ટેજ સ્તરના આધારે CMOS અને ડિપ્લેશન-લોડ ઇન્વર્ટરની તુલના કરો. ૦૪
- (c) Implement a D flip-flop using CMOS logic. Explain its construction and operation. 07
- (ક) CMOS લોજિકનો ઉપયોગ કરીને D ફ્લિપ-ફ્લોપ બનાવો. તેની રચના અને કામગીરી સમજાવો. ૦૭

- Q.4 (a) Implement $Y = [(AB + C(D+E) + F)]'$ Boolean equation using CMOS. 03
- (અ) CMOS નો ઉપયોગ કરીને $Y = [(AB + C(D+E) + F)]'$ બુલિયન સમીકરણ બનાવો. ૦૩
- (b) Explain all design styles used in Verilog programming. 04
- (બ) વેરિલોગ પ્રોગ્રામિંગમાં વપરાતી બધી ડિઝાઇન શૈલીઓ સમજાવો. ૦૪
- (c) Implement CMOS J-K latch using NOR and NAND gates. 07
- (ક) NOR અને NAND ગેટનો ઉપયોગ કરીને CMOS J-K લેચ બનાવો. ૦૭

OR

- (a) Implement logic function $Y = [(A+B)C + DE]'$ using OAI logic. 03
- (અ) OAI લોજિકનો ઉપયોગ કરીને લોજિક ફંક્શન $Y = [(A+B)C + DE]'$ બનાવો. ૦૩
- (b) Explain Signal & variable for Verilog programming 04
- (બ) વેરિલોગ પ્રોગ્રામિંગ માટે સિગ્નલ અને variable સમજાવો. ૦૪
- (c) Implement CMOS D- latch using NOR and NAND gates. 07
- (ક) NOR અને NAND ગેટનો ઉપયોગ કરીને CMOS D- લેચ બનાવો. ૦૭

- Q.5 (a) Design a 1×4 de-multiplexer using Verilog. 03

- (અ) વેરિલોગનો ઉપયોગ કરીને 1×4 ડિમલ્ટિપ્લેક્સર ડિઝાઇન કરો. ૦૩
- (b) Describe behavioral and structural modeling styles. 04
- (બ) BEHAVIORAL અને STRUCTURAL મોડેલિંગ શૈલીઓનું વર્ણન કરો. ૦૪
- (c) Write Verilog code for a 3:8 decoder and explain with truth table. 07
- (ક) ૩:૮ ડીકોડર માટે વેરિલોગ કોડ લખો અને TRUTH TABLE સાથે સમજાવો. ૦૭

OR

- (a) Write Verilog program for full adder using structural modeling. 03
- (અ) Structural મોડેલિંગનો ઉપયોગ કરીને full adder માટે વેરિલોગ પ્રોગ્રામ લખો. ૦૩

- (b) Describe the function of CASE statement. Write Verilog code of 2x4 decoder using CASE statement. **04**
- (બ) CASE સ્ટેટમેન્ટનું કાર્ય વર્ણવો. CASE સ્ટેટમેન્ટનો ઉપયોગ કરીને 2x4 ડીકોડરનો વેરિલોગ કોડ લખો. **૦૪**
- (c) Write a Verilog Program for 4- bit up and down counter using behavioral model with truth table. **07**
- (ક) Truth Table સાથે Behavioral મોડેલનો ઉપયોગ કરીને 4-bit up અને down કાઉન્ટર માટે વેરિલોગ પ્રોગ્રામ લખો. **૦૭**
